trying some ideas for soft-decision DTD based on residual-to-signal ratio
[speexdsp.git] / libspeex / fixed_arm5e.h
1 /* Copyright (C) 2003 Jean-Marc Valin */
2 /**
3    @file fixed_generic.h
4    @brief ARM-tuned fixed-point operations
5 */
6 /*
7    Redistribution and use in source and binary forms, with or without
8    modification, are permitted provided that the following conditions
9    are met:
10    
11    - Redistributions of source code must retain the above copyright
12    notice, this list of conditions and the following disclaimer.
13    
14    - Redistributions in binary form must reproduce the above copyright
15    notice, this list of conditions and the following disclaimer in the
16    documentation and/or other materials provided with the distribution.
17    
18    - Neither the name of the Xiph.org Foundation nor the names of its
19    contributors may be used to endorse or promote products derived from
20    this software without specific prior written permission.
21    
22    THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
23    ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
24    LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
25    A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR
26    CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
27    EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
28    PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
29    PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
30    LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
31    NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
32    SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
33 */
34
35 #ifndef FIXED_ARM5E_H
36 #define FIXED_ARM5E_H
37
38 #define NEG16(x) (-(x))
39 #define NEG32(x) (-(x))
40 #define EXTRACT16(x) ((spx_word16_t)x)
41 #define EXTEND32(x) ((spx_word32_t)x)
42 #define SHR16(a,shift) ((a) >> (shift))
43 #define SHL16(a,shift) ((a) << (shift))
44 #define SHR32(a,shift) ((a) >> (shift))
45 #define SHL32(a,shift) ((a) << (shift))
46 #define PSHR16(a,shift) (SHR16((a)+(1<<((shift)-1)),shift))
47 #define PSHR32(a,shift) (SHR32((a)+(1<<((shift)-1)),shift))
48 #define SATURATE16(x,a) (((x)>(a) ? (a) : (x)<-(a) ? -(a) : (x)))
49 #define SATURATE32(x,a) (((x)>(a) ? (a) : (x)<-(a) ? -(a) : (x)))
50
51 #define SHR(a,shift) ((a) >> (shift))
52 #define SHL(a,shift) ((a) << (shift))
53 #define SATURATE(x,a) ((x)>(a) ? (a) : (x)<-(a) ? -(a) : (x))
54 #define PSHR(a,shift) (SHR((a)+(1<<((shift)-1)),shift))
55
56
57 #define ADD16(a,b) ((short)((short)(a)+(short)(b)))
58 #define SUB16(a,b) ((a)-(b))
59 #define ADD32(a,b) ((a)+(b))
60 #define SUB32(a,b) ((a)-(b))
61 #define ADD64(a,b) ((a)+(b))
62
63
64 /* result fits in 16 bits */
65 #define MULT16_16_16(a,b)     (((short)(a))*((short)(b)))
66
67 static inline spx_word32_t MULT16_16(spx_word16_t x, spx_word16_t y) {
68   int res;
69   asm ("smulbb  %0,%1,%2;\n"
70               : "=&r"(res)
71               : "%r"(x),"r"(y));
72   return(res);
73 }
74
75 static inline spx_word32_t MAC16_16(spx_word32_t a, spx_word16_t x, spx_word32_t y) {
76   int res;
77   asm ("smlabb  %0,%1,%2,%3;\n"
78               : "=&r"(res)
79                : "%r"(x),"r"(y),"r"(a));
80   return(res);
81 }
82
83 #define MULT16_32_Q12(a,b) ADD32(MULT16_16((a),SHR((b),12)), SHR(MULT16_16((a),((b)&0x00000fff)),12))
84 #define MULT16_32_Q13(a,b) ADD32(MULT16_16((a),SHR((b),13)), SHR(MULT16_16((a),((b)&0x00001fff)),13))
85 #define MULT16_32_Q14(a,b) ADD32(MULT16_16((a),SHR((b),14)), SHR(MULT16_16((a),((b)&0x00003fff)),14))
86
87 static inline spx_word32_t MULT16_32_Q15(spx_word16_t x, spx_word32_t y) {
88   int res;
89   asm ("smulwb  %0,%1,%2;\n"
90               : "=&r"(res)
91                : "%r"(y<<1),"r"(x));
92   return(res);
93 }
94 static inline spx_word32_t MAC16_32_Q15(spx_word32_t a, spx_word16_t x, spx_word32_t y) {
95   int res;
96   asm ("smlawb  %0,%1,%2,%3;\n"
97               : "=&r"(res)
98                : "%r"(y<<1),"r"(x),"r"(a));
99   return(res);
100 }
101 static inline spx_word32_t MULT16_32_Q11(spx_word16_t x, spx_word32_t y) {
102   int res;
103   asm ("smulwb  %0,%1,%2;\n"
104               : "=&r"(res)
105                : "%r"(y<<5),"r"(x));
106   return(res);
107 }
108 static inline spx_word32_t MAC16_32_Q11(spx_word32_t a, spx_word16_t x, spx_word32_t y) {
109   int res;
110   asm ("smlawb  %0,%1,%2,%3;\n"
111               : "=&r"(res)
112                : "%r"(y<<5),"r"(x),"r"(a));
113   return(res);
114 }
115
116 #define MAC16_16_Q11(c,a,b)     (ADD32((c),SHR(MULT16_16((a),(b)),11)))
117 #define MAC16_16_Q13(c,a,b)     (ADD32((c),SHR(MULT16_16((a),(b)),13)))
118
119 #define MULT16_16_Q11_32(a,b) (SHR(MULT16_16((a),(b)),11))
120 #define MULT16_16_Q13(a,b) (SHR(MULT16_16((a),(b)),13))
121 #define MULT16_16_Q14(a,b) (SHR(MULT16_16((a),(b)),14))
122 #define MULT16_16_Q15(a,b) (SHR(MULT16_16((a),(b)),15))
123
124 #define MULT16_16_P13(a,b) (SHR(ADD32(4096,MULT16_16((a),(b))),13))
125 #define MULT16_16_P14(a,b) (SHR(ADD32(8192,MULT16_16((a),(b))),14))
126 #define MULT16_16_P15(a,b) (SHR(ADD32(16384,MULT16_16((a),(b))),15))
127
128 #define MUL_16_32_R15(a,bh,bl) ADD32(MULT16_16((a),(bh)), SHR(MULT16_16((a),(bl)),15))
129
130
131 /*
132 #define DIV32_16(a,b) ((short)(((signed int)(a))/((short)(b))))
133 */
134 static inline short DIV3216(int a, int b)
135 {
136    int res=0;
137    int dead1, dead2, dead3, dead4, dead5;
138    __asm__ __volatile__ (
139          "\teor %5, %0, %1\n"
140          "\tmovs %4, %0\n"
141          "\trsbmi %0, %0, #0 \n"
142          "\tmovs %4, %1\n"
143          "\trsbmi %1, %1, #0 \n"
144          "\tmov %4, #1\n"
145
146          "\tsubs %3, %0, %1, asl #14 \n"
147          "\torrpl %2, %2, %4, asl #14 \n"
148          "\tmovpl %0, %3 \n"
149
150          "\tsubs %3, %0, %1, asl #13 \n"
151          "\torrpl %2, %2, %4, asl #13 \n"
152          "\tmovpl %0, %3 \n"
153
154          "\tsubs %3, %0, %1, asl #12 \n"
155          "\torrpl %2, %2, %4, asl #12 \n"
156          "\tmovpl %0, %3 \n"
157
158          "\tsubs %3, %0, %1, asl #11 \n"
159          "\torrpl %2, %2, %4, asl #11 \n"
160          "\tmovpl %0, %3 \n"
161
162          "\tsubs %3, %0, %1, asl #10 \n"
163          "\torrpl %2, %2, %4, asl #10 \n"
164          "\tmovpl %0, %3 \n"
165
166          "\tsubs %3, %0, %1, asl #9 \n"
167          "\torrpl %2, %2, %4, asl #9 \n"
168          "\tmovpl %0, %3 \n"
169
170          "\tsubs %3, %0, %1, asl #8 \n"
171          "\torrpl %2, %2, %4, asl #8 \n"
172          "\tmovpl %0, %3 \n"
173
174          "\tsubs %3, %0, %1, asl #7 \n"
175          "\torrpl %2, %2, %4, asl #7 \n"
176          "\tmovpl %0, %3 \n"
177
178          "\tsubs %3, %0, %1, asl #6 \n"
179          "\torrpl %2, %2, %4, asl #6 \n"
180          "\tmovpl %0, %3 \n"
181
182          "\tsubs %3, %0, %1, asl #5 \n"
183          "\torrpl %2, %2, %4, asl #5 \n"
184          "\tmovpl %0, %3 \n"
185
186          "\tsubs %3, %0, %1, asl #4 \n"
187          "\torrpl %2, %2, %4, asl #4 \n"
188          "\tmovpl %0, %3 \n"
189
190          "\tsubs %3, %0, %1, asl #3 \n"
191          "\torrpl %2, %2, %4, asl #3 \n"
192          "\tmovpl %0, %3 \n"
193
194          "\tsubs %3, %0, %1, asl #2 \n"
195          "\torrpl %2, %2, %4, asl #2 \n"
196          "\tmovpl %0, %3 \n"
197
198          "\tsubs %3, %0, %1, asl #1 \n"
199          "\torrpl %2, %2, %4, asl #1 \n"
200          "\tmovpl %0, %3 \n"
201
202          "\tsubs %3, %0, %1 \n"
203          "\torrpl %2, %2, %4 \n"
204          "\tmovpl %0, %3 \n"
205          
206          "\tmovs %5, %5, lsr #31 \n"
207          "\trsbne %2, %2, #0 \n"
208    : "=r" (dead1), "=r" (dead2), "=r" (res),
209    "=r" (dead3), "=r" (dead4), "=r" (dead5)
210    : "0" (a), "1" (b), "2" (res)
211    : "memory", "cc"
212                         );
213    return res;
214 }
215
216
217 #define DIV32(a,b) (((signed int)(a))/((signed int)(b)))
218
219
220
221 #endif