libFLAC/cpu.c: Fix build on non-Intel CPUs
[flac.git] / src / libFLAC / cpu.c
1 /* libFLAC - Free Lossless Audio Codec library
2  * Copyright (C) 2001-2009  Josh Coalson
3  * Copyright (C) 2011-2014  Xiph.Org Foundation
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * - Redistributions of source code must retain the above copyright
10  * notice, this list of conditions and the following disclaimer.
11  *
12  * - Redistributions in binary form must reproduce the above copyright
13  * notice, this list of conditions and the following disclaimer in the
14  * documentation and/or other materials provided with the distribution.
15  *
16  * - Neither the name of the Xiph.org Foundation nor the names of its
17  * contributors may be used to endorse or promote products derived from
18  * this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
21  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
22  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
23  * A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
27  * PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
28  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
29  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
30  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32
33 #ifdef HAVE_CONFIG_H
34 #  include <config.h>
35 #endif
36
37 #include "private/cpu.h"
38 #include <stdlib.h>
39 #include <memory.h>
40
41 #include <stdio.h>
42
43 #if defined (__NetBSD__) || defined(__OpenBSD__)
44 #  include <sys/param.h>
45 #  include <sys/sysctl.h>
46 #  include <machine/cpu.h>
47 #endif
48
49 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
50 #  include <sys/types.h>
51 #  include <sys/sysctl.h>
52 #endif
53
54 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
55 #  include <sys/ucontext.h>
56 #endif
57
58 #if defined(_MSC_VER)
59 #  include <windows.h>
60 #  include <intrin.h> /* for __cpuid() and _xgetbv() */
61 #endif
62
63 #if defined __GNUC__ && defined HAVE_CPUID_H
64 #  include <cpuid.h> /* for __get_cpuid() and __get_cpuid_max() */
65 #endif
66
67 #if defined(__ANDROID__) || defined(ANDROID)
68 #define OS_IS_ANDROID 1
69 #else
70 #define OS_IS_ANDROID 0
71 #endif
72
73 #ifdef DEBUG
74 #define DEBUG_ON 1
75 #else
76 #define DEBUG_ON 0
77 #endif
78
79
80 /* these are flags in EDX of CPUID AX=00000001 */
81 static const unsigned FLAC__CPUINFO_IA32_CPUID_CMOV = 0x00008000;
82 static const unsigned FLAC__CPUINFO_IA32_CPUID_MMX = 0x00800000;
83 static const unsigned FLAC__CPUINFO_IA32_CPUID_FXSR = 0x01000000;
84 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE = 0x02000000;
85 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE2 = 0x04000000;
86
87 /* these are flags in ECX of CPUID AX=00000001 */
88 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE3 = 0x00000001;
89 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSSE3 = 0x00000200;
90 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE41 = 0x00080000;
91 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE42 = 0x00100000;
92
93 /* these are flags in ECX of CPUID AX=00000001 */
94 static const unsigned FLAC__CPUINFO_IA32_CPUID_OSXSAVE = 0x08000000;
95 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX = 0x10000000;
96 static const unsigned FLAC__CPUINFO_IA32_CPUID_FMA = 0x00001000;
97 /* these are flags in EBX of CPUID AX=00000007 */
98 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX2 = 0x00000020;
99
100 /*
101  * Extra stuff needed for detection of OS support for SSE on IA-32
102  */
103 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
104 /*
105  * If the OS doesn't support SSE, we will get here with a SIGILL.  We
106  * modify the return address to jump over the offending SSE instruction
107  * and also the operation following it that indicates the instruction
108  * executed successfully.  In this way we use no global variables and
109  * stay thread-safe.
110  *
111  * 3 + 3 + 6:
112  *   3 bytes for "xorps xmm0,xmm0"
113  *   3 bytes for estimate of how long the follwing "inc var" instruction is
114  *   6 bytes extra in case our estimate is wrong
115  * 12 bytes puts us in the NOP "landing zone"
116  */
117 static void sigill_handler_sse_os(int signal, siginfo_t *si, void *uc)
118 {
119         (void)signal, (void)si;
120         ((ucontext_t*)uc)->uc_mcontext.gregs[14/*REG_EIP*/] += 3 + 3 + 6;
121 }
122 #endif
123
124 #if defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64
125 static void
126 ia32_disable_sse(FLAC__CPUInfo *info)
127 {
128         info->ia32.sse   = false;
129         info->ia32.sse2  = false;
130         info->ia32.sse3  = false;
131         info->ia32.ssse3 = false;
132         info->ia32.sse41 = false;
133         info->ia32.sse42 = false;
134 }
135
136 static void
137 ia32_disable_avx(FLAC__CPUInfo *info)
138 {
139         info->ia32.avx     = false;
140         info->ia32.avx2    = false;
141         info->ia32.fma     = false;
142 }
143
144 static void
145 x86_64_disable_avx(FLAC__CPUInfo *info)
146 {
147         info->x86.avx     = false;
148         info->x86.avx2    = false;
149         info->x86.fma     = false;
150 }
151
152 static uint32_t
153 cpu_xgetbv_x86(void)
154 {
155 #if (defined _MSC_VER || defined __INTEL_COMPILER) && FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED
156         return (uint32_t)_xgetbv(0);
157 #elif defined __GNUC__
158         uint32_t lo, hi;
159         asm volatile (".byte 0x0f, 0x01, 0xd0" : "=a"(lo), "=d"(hi) : "c" (0));
160         return lo;
161 #else
162         return 0;
163 #endif
164 }
165 #endif
166
167 static void
168 ia32_cpu_info (FLAC__CPUInfo *info)
169 {
170 #if !defined FLAC__CPU_IA32 && !defined FLAC__CPU_X86_64
171         (void) info;
172         return;
173 #else
174
175         FLAC__bool ia32_fxsr = false;
176         FLAC__bool ia32_osxsave = false;
177         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
178
179         if (OS_IS_ANDROID) {
180                 /* no need to check OS SSE support */
181                 info->use_asm = true;
182                 return;
183         }
184
185 #if !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN)
186         info->use_asm = true; /* we assume a minimum of 80386 with FLAC__CPU_IA32 */
187 #if !FLAC__HAS_X86INTRIN
188         if(!FLAC__cpu_have_cpuid_asm_ia32())
189                 return;
190 #endif
191         /* http://www.sandpile.org/x86/cpuid.htm */
192     if (FLAC__HAS_X86INTRIN) {
193                 FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
194                 info->ia32.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
195                 FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
196         }
197         else {
198                 FLAC__cpu_info_asm_ia32(&flags_edx, &flags_ecx);
199         }
200
201         info->ia32.cmov  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_CMOV ) ? true : false;
202         info->ia32.mmx   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_MMX  ) ? true : false;
203               ia32_fxsr  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_FXSR ) ? true : false;
204         info->ia32.sse   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE  ) ? true : false;
205         info->ia32.sse2  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE2 ) ? true : false;
206         info->ia32.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
207         info->ia32.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
208         info->ia32.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
209         info->ia32.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
210
211     if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
212             ia32_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
213                 info->ia32.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
214                 info->ia32.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
215                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
216                 info->ia32.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
217         }
218
219         if (DEBUG_ON) {
220                 fprintf(stderr, "CPU info (IA-32):\n");
221                 fprintf(stderr, "  CMOV ....... %c\n", info->ia32.cmov    ? 'Y' : 'n');
222                 fprintf(stderr, "  MMX ........ %c\n", info->ia32.mmx     ? 'Y' : 'n');
223                 fprintf(stderr, "  SSE ........ %c\n", info->ia32.sse     ? 'Y' : 'n');
224                 fprintf(stderr, "  SSE2 ....... %c\n", info->ia32.sse2    ? 'Y' : 'n');
225                 fprintf(stderr, "  SSE3 ....... %c\n", info->ia32.sse3    ? 'Y' : 'n');
226                 fprintf(stderr, "  SSSE3 ...... %c\n", info->ia32.ssse3   ? 'Y' : 'n');
227                 fprintf(stderr, "  SSE41 ...... %c\n", info->ia32.sse41   ? 'Y' : 'n');
228                 fprintf(stderr, "  SSE42 ...... %c\n", info->ia32.sse42   ? 'Y' : 'n');
229
230                 if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
231                         fprintf(stderr, "  AVX ........ %c\n", info->ia32.avx     ? 'Y' : 'n');
232                         fprintf(stderr, "  FMA ........ %c\n", info->ia32.fma     ? 'Y' : 'n');
233                         fprintf(stderr, "  AVX2 ....... %c\n", info->ia32.avx2    ? 'Y' : 'n');
234                 }
235         }
236
237         /*
238          * now have to check for OS support of SSE instructions
239          */
240         if(info->ia32.sse) {
241 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
242                 int sse = 0;
243                 size_t len = sizeof(sse);
244                 /* at least one of these must work: */
245                 sse = sse || (sysctlbyname("hw.instruction_sse", &sse, &len, NULL, 0) == 0 && sse);
246                 sse = sse || (sysctlbyname("hw.optional.sse"   , &sse, &len, NULL, 0) == 0 && sse); /* __APPLE__ ? */
247                 if(!sse)
248                         ia32_disable_sse(info);
249 #elif defined(__NetBSD__) || defined (__OpenBSD__)
250                 int val = 0, mib[2] = { CTL_MACHDEP, CPU_SSE };
251                 size_t len = sizeof(val);
252                 if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val)
253                         ia32_disable_sse(info);
254                 else { /* double-check SSE2 */
255                         mib[1] = CPU_SSE2;
256                         len = sizeof(val);
257                         if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val) {
258                                 ia32_disable_sse(info);
259                                 info->ia32.sse = true;
260                         }
261                 }
262 #elif defined(__linux__) && !FLAC__SSE_OS
263                 int sse = 0;
264                 struct sigaction sigill_save;
265                 struct sigaction sigill_sse;
266                 sigill_sse.sa_sigaction = sigill_handler_sse_os;
267                 sigemptyset(&sigill_sse.sa_mask);
268                 sigill_sse.sa_flags = SA_SIGINFO | SA_RESETHAND; /* SA_RESETHAND just in case our SIGILL return jump breaks, so we don't get stuck in a loop */
269                 if(0 == sigaction(SIGILL, &sigill_sse, &sigill_save))
270                 {
271                         /* http://www.ibiblio.org/gferg/ldp/GCC-Inline-Assembly-HOWTO.html */
272                         /* see sigill_handler_sse_os() for an explanation of the following: */
273                         asm volatile (
274                                 "xorps %%xmm0,%%xmm0\n\t" /* will cause SIGILL if unsupported by OS */
275                                 "incl %0\n\t"             /* SIGILL handler will jump over this */
276                                 /* landing zone */
277                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 9 bytes */
278                                 "nop\n\t"
279                                 "nop\n\t"
280                                 "nop\n\t"
281                                 "nop\n\t"
282                                 "nop\n\t"
283                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 3 bytes (expected) */
284                                 "nop\n\t"
285                                 "nop"     /* SIGILL jump lands here if "inc" is 1 byte */
286                                 : "=r"(sse)
287                                 : "0"(sse)
288                         );
289
290                         sigaction(SIGILL, &sigill_save, NULL);
291                 }
292
293                 if(!sse)
294                         ia32_disable_sse(info);
295 #elif defined(_MSC_VER)
296                 __try {
297                         __asm {
298                                 xorps xmm0,xmm0
299                         }
300                 }
301                 __except(EXCEPTION_EXECUTE_HANDLER) {
302                         if (_exception_code() == STATUS_ILLEGAL_INSTRUCTION)
303                                 ia32_disable_sse(info);
304                 }
305 #elif defined(__GNUC__) /* MinGW goes here */
306                 int sse = 0;
307                 /* Based on the idea described in Agner Fog's manual "Optimizing subroutines in assembly language" */
308                 /* In theory, not guaranteed to detect lack of OS SSE support on some future Intel CPUs, but in practice works (see the aforementioned manual) */
309                 if (ia32_fxsr) {
310                         struct {
311                                 FLAC__uint32 buff[128];
312                         } __attribute__((aligned(16))) fxsr;
313                         FLAC__uint32 old_val, new_val;
314
315                         memset(fxsr.buff, 0, sizeof (fxsr.buff));
316
317                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));
318                         old_val = fxsr.buff[50];
319                         fxsr.buff[50] ^= 0x0013c0de;                             /* change value in the buffer */
320                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* try to change SSE register */
321                         fxsr.buff[50] = old_val;                                 /* restore old value in the buffer */
322                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));  /* old value will be overwritten if SSE register was changed */
323                         new_val = fxsr.buff[50];                                 /* == old_val if FXRSTOR didn't change SSE register and (old_val ^ 0x0013c0de) otherwise */
324                         fxsr.buff[50] = old_val;                                 /* again restore old value in the buffer */
325                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* restore old values of registers */
326
327                         if ((old_val^new_val) == 0x0013c0de)
328                                 sse = 1;
329                 }
330                 if(!sse)
331                         ia32_disable_sse(info);
332 #else
333                 /* no way to test, disable to be safe */
334                 ia32_disable_sse(info);
335 #endif
336                 if (DEBUG_ON)
337                         fprintf(stderr, "  SSE OS sup . %c\n", info->ia32.sse ? 'Y' : 'n');
338         }
339         else /* info->ia32.sse == false */
340                 ia32_disable_sse(info);
341
342         /*
343          * now have to check for OS support of AVX instructions
344          */
345         if (FLAC__HAS_X86INTRIN && info->ia32.avx && ia32_osxsave) {
346                 FLAC__uint32 ecr = cpu_xgetbv_x86();
347                 if ((ecr & 0x6) != 0x6)
348                         ia32_disable_avx(info);
349                 if (DEBUG_ON)
350                         fprintf(stderr, "  AVX OS sup . %c\n", info->ia32.avx ? 'Y' : 'n');
351         }
352         else /* no OS AVX support */
353                 ia32_disable_avx(info);
354
355 #else
356         info->use_asm = false;
357 #endif
358 #endif
359 }
360
361 static void
362 x86_64_cpu_info (FLAC__CPUInfo *info)
363 {
364 #if !defined FLAC__CPU_IA32 && !defined FLAC__CPU_X86_64
365         (void) info;
366         return;
367 #else
368
369         FLAC__bool x86_osxsave = false;
370         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
371
372         if (OS_IS_ANDROID) {
373                 /* no need to check OS SSE support */
374                 info->use_asm = true;
375                 return;
376         }
377
378 #if !defined FLAC__NO_ASM && FLAC__HAS_X86INTRIN
379         info->use_asm = true;
380
381         /* http://www.sandpile.org/x86/cpuid.htm */
382         FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
383         info->x86.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
384         FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
385         info->x86.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
386         info->x86.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
387         info->x86.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
388         info->x86.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
389
390         if (FLAC__AVX_SUPPORTED) {
391             x86_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
392                 info->x86.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
393                 info->x86.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
394                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
395                 info->x86.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
396         }
397
398         if (DEBUG_ON) {
399                 fprintf(stderr, "CPU info (x86-64):\n");
400                 fprintf(stderr, "  SSE3 ....... %c\n", info->x86.sse3  ? 'Y' : 'n');
401                 fprintf(stderr, "  SSSE3 ...... %c\n", info->x86.ssse3 ? 'Y' : 'n');
402                 fprintf(stderr, "  SSE41 ...... %c\n", info->x86.sse41 ? 'Y' : 'n');
403                 fprintf(stderr, "  SSE42 ...... %c\n", info->x86.sse42 ? 'Y' : 'n');
404
405                 if (FLAC__AVX_SUPPORTED) {
406                         fprintf(stderr, "  AVX ........ %c\n", info->x86.avx   ? 'Y' : 'n');
407                         fprintf(stderr, "  FMA ........ %c\n", info->x86.fma   ? 'Y' : 'n');
408                         fprintf(stderr, "  AVX2 ....... %c\n", info->x86.avx2  ? 'Y' : 'n');
409                 }
410         }
411
412         /*
413          * now have to check for OS support of AVX instructions
414          */
415         if (info->x86.avx && x86_osxsave) {
416                 FLAC__uint32 ecr = cpu_xgetbv_x86();
417                 if ((ecr & 0x6) != 0x6)
418                         x86_64_disable_avx(info);
419                 if (DEBUG_ON)
420                         fprintf(stderr, "  AVX OS sup . %c\n", info->x86.avx ? 'Y' : 'n');
421         }
422         else /* no OS AVX support */
423                 x86_64_disable_avx(info);
424 #endif
425 #endif
426 }
427
428 void FLAC__cpu_info (FLAC__CPUInfo *info)
429 {
430         memset(info, 0, sizeof(*info));
431
432 #ifdef FLAC__CPU_IA32
433         info->type = FLAC__CPUINFO_TYPE_IA32;
434 #elif defined FLAC__CPU_X86_64
435         info->type = FLAC__CPUINFO_TYPE_X86_64;
436 #else
437         info->type = FLAC__CPUINFO_TYPE_UNKNOWN;
438         info->use_asm = false;
439 #endif
440
441         switch (info->type) {
442         case FLAC__CPUINFO_TYPE_IA32:
443                 ia32_cpu_info (info);
444                 break;
445         case FLAC__CPUINFO_TYPE_X86_64:
446                 x86_64_cpu_info (info);
447                 break;
448         default:
449                 info->use_asm = false;
450                 break;
451         }
452 }
453
454 #if (defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN
455
456 void FLAC__cpu_info_x86(FLAC__uint32 level, FLAC__uint32 *eax, FLAC__uint32 *ebx, FLAC__uint32 *ecx, FLAC__uint32 *edx)
457 {
458 #if defined _MSC_VER || defined __INTEL_COMPILER
459         int cpuinfo[4];
460         int ext = level & 0x80000000;
461         __cpuid(cpuinfo, ext);
462         if((unsigned)cpuinfo[0] < level) {
463                 *eax = *ebx = *ecx = *edx = 0;
464                 return;
465         }
466     if (FLAC__AVX_SUPPORTED)
467                 __cpuidex(cpuinfo, level, 0); /* for AVX2 detection */
468         else
469                 __cpuid(cpuinfo, level); /* some old compilers don't support __cpuidex */
470
471         *eax = cpuinfo[0]; *ebx = cpuinfo[1]; *ecx = cpuinfo[2]; *edx = cpuinfo[3];
472 #elif defined __GNUC__ && defined HAVE_CPUID_H
473         FLAC__uint32 ext = level & 0x80000000;
474         __cpuid(ext, *eax, *ebx, *ecx, *edx);
475         if (*eax < level) {
476                 *eax = *ebx = *ecx = *edx = 0;
477                 return;
478         }
479         __cpuid_count(level, 0, *eax, *ebx, *ecx, *edx);
480 #else
481         *eax = *ebx = *ecx = *edx = 0;
482 #endif
483 }
484
485 #endif /* (FLAC__CPU_IA32 || FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN */