libFLAC/cpu.c: Fixes for MSVC
[flac.git] / src / libFLAC / cpu.c
1 /* libFLAC - Free Lossless Audio Codec library
2  * Copyright (C) 2001-2009  Josh Coalson
3  * Copyright (C) 2011-2014  Xiph.Org Foundation
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * - Redistributions of source code must retain the above copyright
10  * notice, this list of conditions and the following disclaimer.
11  *
12  * - Redistributions in binary form must reproduce the above copyright
13  * notice, this list of conditions and the following disclaimer in the
14  * documentation and/or other materials provided with the distribution.
15  *
16  * - Neither the name of the Xiph.org Foundation nor the names of its
17  * contributors may be used to endorse or promote products derived from
18  * this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
21  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
22  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
23  * A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
27  * PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
28  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
29  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
30  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32
33 #ifdef HAVE_CONFIG_H
34 #  include <config.h>
35 #endif
36
37 #include "private/cpu.h"
38 #include "share/compat.h"
39 #include <stdlib.h>
40 #include <memory.h>
41
42 #include <stdio.h>
43
44 #if defined (__NetBSD__) || defined(__OpenBSD__)
45 #  include <sys/param.h>
46 #  include <sys/sysctl.h>
47 #  include <machine/cpu.h>
48 #endif
49
50 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
51 #  include <sys/types.h>
52 #  include <sys/sysctl.h>
53 #endif
54
55 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
56 #  include <sys/ucontext.h>
57 #endif
58
59 #if defined(_MSC_VER)
60 #  include <windows.h>
61 #  include <intrin.h> /* for __cpuid() and _xgetbv() */
62 #endif
63
64 #if defined __GNUC__ && defined HAVE_CPUID_H
65 #  include <cpuid.h> /* for __get_cpuid() and __get_cpuid_max() */
66 #endif
67
68 #if defined(__ANDROID__) || defined(ANDROID)
69 #define OS_IS_ANDROID 1
70 #else
71 #define OS_IS_ANDROID 0
72 #endif
73
74 #ifdef DEBUG
75 #define DEBUG_ON 1
76 #else
77 #define DEBUG_ON 0
78 #endif
79
80
81 /* these are flags in EDX of CPUID AX=00000001 */
82 static const unsigned FLAC__CPUINFO_IA32_CPUID_CMOV = 0x00008000;
83 static const unsigned FLAC__CPUINFO_IA32_CPUID_MMX = 0x00800000;
84 static const unsigned FLAC__CPUINFO_IA32_CPUID_FXSR = 0x01000000;
85 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE = 0x02000000;
86 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE2 = 0x04000000;
87
88 /* these are flags in ECX of CPUID AX=00000001 */
89 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE3 = 0x00000001;
90 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSSE3 = 0x00000200;
91 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE41 = 0x00080000;
92 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE42 = 0x00100000;
93
94 /* these are flags in ECX of CPUID AX=00000001 */
95 static const unsigned FLAC__CPUINFO_IA32_CPUID_OSXSAVE = 0x08000000;
96 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX = 0x10000000;
97 static const unsigned FLAC__CPUINFO_IA32_CPUID_FMA = 0x00001000;
98 /* these are flags in EBX of CPUID AX=00000007 */
99 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX2 = 0x00000020;
100
101 /*
102  * Extra stuff needed for detection of OS support for SSE on IA-32
103  */
104 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
105 /*
106  * If the OS doesn't support SSE, we will get here with a SIGILL.  We
107  * modify the return address to jump over the offending SSE instruction
108  * and also the operation following it that indicates the instruction
109  * executed successfully.  In this way we use no global variables and
110  * stay thread-safe.
111  *
112  * 3 + 3 + 6:
113  *   3 bytes for "xorps xmm0,xmm0"
114  *   3 bytes for estimate of how long the follwing "inc var" instruction is
115  *   6 bytes extra in case our estimate is wrong
116  * 12 bytes puts us in the NOP "landing zone"
117  */
118 static void sigill_handler_sse_os(int signal, siginfo_t *si, void *uc)
119 {
120         (void)signal, (void)si;
121         ((ucontext_t*)uc)->uc_mcontext.gregs[14/*REG_EIP*/] += 3 + 3 + 6;
122 }
123 #endif
124
125 #if defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64
126 static void
127 ia32_disable_sse(FLAC__CPUInfo *info)
128 {
129         info->ia32.sse   = false;
130         info->ia32.sse2  = false;
131         info->ia32.sse3  = false;
132         info->ia32.ssse3 = false;
133         info->ia32.sse41 = false;
134         info->ia32.sse42 = false;
135 }
136
137 static void
138 ia32_disable_avx(FLAC__CPUInfo *info)
139 {
140         info->ia32.avx     = false;
141         info->ia32.avx2    = false;
142         info->ia32.fma     = false;
143 }
144
145 static void
146 x86_64_disable_avx(FLAC__CPUInfo *info)
147 {
148         info->x86.avx     = false;
149         info->x86.avx2    = false;
150         info->x86.fma     = false;
151 }
152
153 static uint32_t
154 cpu_xgetbv_x86(void)
155 {
156 #if (defined _MSC_VER || defined __INTEL_COMPILER) && FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED
157         return (uint32_t)_xgetbv(0);
158 #elif defined __GNUC__
159         uint32_t lo, hi;
160         asm volatile (".byte 0x0f, 0x01, 0xd0" : "=a"(lo), "=d"(hi) : "c" (0));
161         return lo;
162 #else
163         return 0;
164 #endif
165 }
166 #endif
167
168 static void
169 ia32_cpu_info (FLAC__CPUInfo *info)
170 {
171 #if !defined FLAC__CPU_IA32 && !defined FLAC__CPU_X86_64
172         (void) info;
173         return;
174 #else
175
176         FLAC__bool ia32_fxsr = false;
177         FLAC__bool ia32_osxsave = false;
178         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
179
180         if (OS_IS_ANDROID) {
181                 /* no need to check OS SSE support */
182                 info->use_asm = true;
183                 return;
184         }
185
186 #if !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN)
187         info->use_asm = true; /* we assume a minimum of 80386 with FLAC__CPU_IA32 */
188 #if !FLAC__HAS_X86INTRIN
189         if(!FLAC__cpu_have_cpuid_asm_ia32())
190                 return;
191 #endif
192         /* http://www.sandpile.org/x86/cpuid.htm */
193     if (FLAC__HAS_X86INTRIN) {
194                 FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
195                 info->ia32.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
196                 FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
197         }
198         else {
199                 FLAC__cpu_info_asm_ia32(&flags_edx, &flags_ecx);
200         }
201
202         info->ia32.cmov  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_CMOV ) ? true : false;
203         info->ia32.mmx   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_MMX  ) ? true : false;
204               ia32_fxsr  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_FXSR ) ? true : false;
205         info->ia32.sse   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE  ) ? true : false;
206         info->ia32.sse2  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE2 ) ? true : false;
207         info->ia32.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
208         info->ia32.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
209         info->ia32.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
210         info->ia32.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
211
212     if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
213             ia32_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
214                 info->ia32.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
215                 info->ia32.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
216                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
217                 info->ia32.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
218         }
219
220         if (DEBUG_ON) {
221                 fprintf(stderr, "CPU info (IA-32):\n");
222                 fprintf(stderr, "  CMOV ....... %c\n", info->ia32.cmov    ? 'Y' : 'n');
223                 fprintf(stderr, "  MMX ........ %c\n", info->ia32.mmx     ? 'Y' : 'n');
224                 fprintf(stderr, "  SSE ........ %c\n", info->ia32.sse     ? 'Y' : 'n');
225                 fprintf(stderr, "  SSE2 ....... %c\n", info->ia32.sse2    ? 'Y' : 'n');
226                 fprintf(stderr, "  SSE3 ....... %c\n", info->ia32.sse3    ? 'Y' : 'n');
227                 fprintf(stderr, "  SSSE3 ...... %c\n", info->ia32.ssse3   ? 'Y' : 'n');
228                 fprintf(stderr, "  SSE41 ...... %c\n", info->ia32.sse41   ? 'Y' : 'n');
229                 fprintf(stderr, "  SSE42 ...... %c\n", info->ia32.sse42   ? 'Y' : 'n');
230
231                 if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
232                         fprintf(stderr, "  AVX ........ %c\n", info->ia32.avx     ? 'Y' : 'n');
233                         fprintf(stderr, "  FMA ........ %c\n", info->ia32.fma     ? 'Y' : 'n');
234                         fprintf(stderr, "  AVX2 ....... %c\n", info->ia32.avx2    ? 'Y' : 'n');
235                 }
236         }
237
238         /*
239          * now have to check for OS support of SSE instructions
240          */
241         if(info->ia32.sse) {
242 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
243                 int sse = 0;
244                 size_t len = sizeof(sse);
245                 /* at least one of these must work: */
246                 sse = sse || (sysctlbyname("hw.instruction_sse", &sse, &len, NULL, 0) == 0 && sse);
247                 sse = sse || (sysctlbyname("hw.optional.sse"   , &sse, &len, NULL, 0) == 0 && sse); /* __APPLE__ ? */
248                 if(!sse)
249                         ia32_disable_sse(info);
250 #elif defined(__NetBSD__) || defined (__OpenBSD__)
251                 int val = 0, mib[2] = { CTL_MACHDEP, CPU_SSE };
252                 size_t len = sizeof(val);
253                 if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val)
254                         ia32_disable_sse(info);
255                 else { /* double-check SSE2 */
256                         mib[1] = CPU_SSE2;
257                         len = sizeof(val);
258                         if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val) {
259                                 ia32_disable_sse(info);
260                                 info->ia32.sse = true;
261                         }
262                 }
263 #elif defined(__linux__) && !FLAC__SSE_OS
264                 int sse = 0;
265                 struct sigaction sigill_save;
266                 struct sigaction sigill_sse;
267                 sigill_sse.sa_sigaction = sigill_handler_sse_os;
268                 sigemptyset(&sigill_sse.sa_mask);
269                 sigill_sse.sa_flags = SA_SIGINFO | SA_RESETHAND; /* SA_RESETHAND just in case our SIGILL return jump breaks, so we don't get stuck in a loop */
270                 if(0 == sigaction(SIGILL, &sigill_sse, &sigill_save))
271                 {
272                         /* http://www.ibiblio.org/gferg/ldp/GCC-Inline-Assembly-HOWTO.html */
273                         /* see sigill_handler_sse_os() for an explanation of the following: */
274                         asm volatile (
275                                 "xorps %%xmm0,%%xmm0\n\t" /* will cause SIGILL if unsupported by OS */
276                                 "incl %0\n\t"             /* SIGILL handler will jump over this */
277                                 /* landing zone */
278                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 9 bytes */
279                                 "nop\n\t"
280                                 "nop\n\t"
281                                 "nop\n\t"
282                                 "nop\n\t"
283                                 "nop\n\t"
284                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 3 bytes (expected) */
285                                 "nop\n\t"
286                                 "nop"     /* SIGILL jump lands here if "inc" is 1 byte */
287                                 : "=r"(sse)
288                                 : "0"(sse)
289                         );
290
291                         sigaction(SIGILL, &sigill_save, NULL);
292                 }
293
294                 if(!sse)
295                         ia32_disable_sse(info);
296 #elif defined(_MSC_VER)
297                 __try {
298                         __asm {
299                                 xorps xmm0,xmm0
300                         }
301                 }
302                 __except(EXCEPTION_EXECUTE_HANDLER) {
303                         if (_exception_code() == STATUS_ILLEGAL_INSTRUCTION)
304                                 ia32_disable_sse(info);
305                 }
306 #elif defined(__GNUC__) /* MinGW goes here */
307                 int sse = 0;
308                 /* Based on the idea described in Agner Fog's manual "Optimizing subroutines in assembly language" */
309                 /* In theory, not guaranteed to detect lack of OS SSE support on some future Intel CPUs, but in practice works (see the aforementioned manual) */
310                 if (ia32_fxsr) {
311                         struct {
312                                 FLAC__uint32 buff[128];
313                         } __attribute__((aligned(16))) fxsr;
314                         FLAC__uint32 old_val, new_val;
315
316                         memset(fxsr.buff, 0, sizeof (fxsr.buff));
317
318                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));
319                         old_val = fxsr.buff[50];
320                         fxsr.buff[50] ^= 0x0013c0de;                             /* change value in the buffer */
321                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* try to change SSE register */
322                         fxsr.buff[50] = old_val;                                 /* restore old value in the buffer */
323                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));  /* old value will be overwritten if SSE register was changed */
324                         new_val = fxsr.buff[50];                                 /* == old_val if FXRSTOR didn't change SSE register and (old_val ^ 0x0013c0de) otherwise */
325                         fxsr.buff[50] = old_val;                                 /* again restore old value in the buffer */
326                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* restore old values of registers */
327
328                         if ((old_val^new_val) == 0x0013c0de)
329                                 sse = 1;
330                 }
331                 if(!sse)
332                         ia32_disable_sse(info);
333 #else
334                 /* no way to test, disable to be safe */
335                 ia32_disable_sse(info);
336 #endif
337                 if (DEBUG_ON)
338                         fprintf(stderr, "  SSE OS sup . %c\n", info->ia32.sse ? 'Y' : 'n');
339         }
340         else /* info->ia32.sse == false */
341                 ia32_disable_sse(info);
342
343         /*
344          * now have to check for OS support of AVX instructions
345          */
346         if (FLAC__HAS_X86INTRIN && info->ia32.avx && ia32_osxsave) {
347                 FLAC__uint32 ecr = cpu_xgetbv_x86();
348                 if ((ecr & 0x6) != 0x6)
349                         ia32_disable_avx(info);
350                 if (DEBUG_ON)
351                         fprintf(stderr, "  AVX OS sup . %c\n", info->ia32.avx ? 'Y' : 'n');
352         }
353         else /* no OS AVX support */
354                 ia32_disable_avx(info);
355
356 #else
357         info->use_asm = false;
358 #endif
359 #endif
360 }
361
362 static void
363 x86_64_cpu_info (FLAC__CPUInfo *info)
364 {
365 #if !defined FLAC__CPU_IA32 && !defined FLAC__CPU_X86_64
366         (void) info;
367         return;
368 #else
369
370         FLAC__bool x86_osxsave = false;
371         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
372
373         if (OS_IS_ANDROID) {
374                 /* no need to check OS SSE support */
375                 info->use_asm = true;
376                 return;
377         }
378
379 #if !defined FLAC__NO_ASM && FLAC__HAS_X86INTRIN
380         info->use_asm = true;
381
382         /* http://www.sandpile.org/x86/cpuid.htm */
383         FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
384         info->x86.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
385         FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
386         info->x86.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
387         info->x86.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
388         info->x86.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
389         info->x86.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
390
391         if (FLAC__AVX_SUPPORTED) {
392             x86_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
393                 info->x86.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
394                 info->x86.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
395                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
396                 info->x86.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
397         }
398
399         if (DEBUG_ON) {
400                 fprintf(stderr, "CPU info (x86-64):\n");
401                 fprintf(stderr, "  SSE3 ....... %c\n", info->x86.sse3  ? 'Y' : 'n');
402                 fprintf(stderr, "  SSSE3 ...... %c\n", info->x86.ssse3 ? 'Y' : 'n');
403                 fprintf(stderr, "  SSE41 ...... %c\n", info->x86.sse41 ? 'Y' : 'n');
404                 fprintf(stderr, "  SSE42 ...... %c\n", info->x86.sse42 ? 'Y' : 'n');
405
406                 if (FLAC__AVX_SUPPORTED) {
407                         fprintf(stderr, "  AVX ........ %c\n", info->x86.avx   ? 'Y' : 'n');
408                         fprintf(stderr, "  FMA ........ %c\n", info->x86.fma   ? 'Y' : 'n');
409                         fprintf(stderr, "  AVX2 ....... %c\n", info->x86.avx2  ? 'Y' : 'n');
410                 }
411         }
412
413         /*
414          * now have to check for OS support of AVX instructions
415          */
416         if (info->x86.avx && x86_osxsave) {
417                 FLAC__uint32 ecr = cpu_xgetbv_x86();
418                 if ((ecr & 0x6) != 0x6)
419                         x86_64_disable_avx(info);
420                 if (DEBUG_ON)
421                         fprintf(stderr, "  AVX OS sup . %c\n", info->x86.avx ? 'Y' : 'n');
422         }
423         else /* no OS AVX support */
424                 x86_64_disable_avx(info);
425 #endif
426 #endif
427 }
428
429 void FLAC__cpu_info (FLAC__CPUInfo *info)
430 {
431         memset(info, 0, sizeof(*info));
432
433 #ifdef FLAC__CPU_IA32
434         info->type = FLAC__CPUINFO_TYPE_IA32;
435 #elif defined FLAC__CPU_X86_64
436         info->type = FLAC__CPUINFO_TYPE_X86_64;
437 #else
438         info->type = FLAC__CPUINFO_TYPE_UNKNOWN;
439         info->use_asm = false;
440 #endif
441
442         switch (info->type) {
443         case FLAC__CPUINFO_TYPE_IA32:
444                 ia32_cpu_info (info);
445                 break;
446         case FLAC__CPUINFO_TYPE_X86_64:
447                 x86_64_cpu_info (info);
448                 break;
449         default:
450                 info->use_asm = false;
451                 break;
452         }
453 }
454
455 #if (defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN
456
457 #if defined _MSC_VER || defined __INTEL_COMPILER
458 static inline void
459 cpu_id_ex (int *cpuinfo, int result)
460 {
461 // Stupid MSVC doesn't know how to optimise out:
462 //     if (FLAC_AVC_SUPPORTER)
463 //              __cpuidex(cpuinfo, level, 0); /* for AVX2 detection */
464 #if FLAC__AVX_SUPPORTED
465         __cpuidex(cpuinfo, result, 0); /* for AVX2 detection */
466 #else
467         __cpuid(cpuinfo, result); /* some old compilers don't support __cpuidex */
468 #endif
469 }
470 #endif
471
472 void FLAC__cpu_info_x86(FLAC__uint32 level, FLAC__uint32 *eax, FLAC__uint32 *ebx, FLAC__uint32 *ecx, FLAC__uint32 *edx)
473 {
474 #if defined _MSC_VER || defined __INTEL_COMPILER
475         int cpuinfo[4];
476         int ext = level & 0x80000000;
477         __cpuid(cpuinfo, ext);
478         if((unsigned)cpuinfo[0] < level) {
479                 *eax = *ebx = *ecx = *edx = 0;
480                 return;
481         }
482
483     cpu_id_ex (cpuinfo, ext);
484
485         *eax = cpuinfo[0]; *ebx = cpuinfo[1]; *ecx = cpuinfo[2]; *edx = cpuinfo[3];
486 #elif defined __GNUC__ && defined HAVE_CPUID_H
487         FLAC__uint32 ext = level & 0x80000000;
488         __cpuid(ext, *eax, *ebx, *ecx, *edx);
489         if (*eax < level) {
490                 *eax = *ebx = *ecx = *edx = 0;
491                 return;
492         }
493         __cpuid_count(level, 0, *eax, *ebx, *ecx, *edx);
494 #else
495         *eax = *ebx = *ecx = *edx = 0;
496 #endif
497 }
498
499 #endif /* (FLAC__CPU_IA32 || FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN */