c0e29ad654b492b7c8f8a4ec7359146d22008132
[flac.git] / src / libFLAC / cpu.c
1 /* libFLAC - Free Lossless Audio Codec library
2  * Copyright (C) 2001-2009  Josh Coalson
3  * Copyright (C) 2011-2014  Xiph.Org Foundation
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * - Redistributions of source code must retain the above copyright
10  * notice, this list of conditions and the following disclaimer.
11  *
12  * - Redistributions in binary form must reproduce the above copyright
13  * notice, this list of conditions and the following disclaimer in the
14  * documentation and/or other materials provided with the distribution.
15  *
16  * - Neither the name of the Xiph.org Foundation nor the names of its
17  * contributors may be used to endorse or promote products derived from
18  * this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
21  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
22  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
23  * A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
27  * PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
28  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
29  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
30  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32
33 #ifdef HAVE_CONFIG_H
34 #  include <config.h>
35 #endif
36
37 #include "private/cpu.h"
38 #include "share/compat.h"
39 #include <stdlib.h>
40 #include <memory.h>
41
42 #if defined (__NetBSD__) || defined(__OpenBSD__)
43 #  include <sys/param.h>
44 #  include <sys/sysctl.h>
45 #  include <machine/cpu.h>
46 #endif
47
48 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
49 #  include <sys/types.h>
50 #  include <sys/sysctl.h>
51 #endif
52
53 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
54 #  include <sys/ucontext.h>
55 #endif
56
57 #if defined(_MSC_VER)
58 #  include <windows.h>
59 #  include <intrin.h> /* for __cpuid() and _xgetbv() */
60 #endif
61
62 #if defined __GNUC__ && defined HAVE_CPUID_H
63 #  include <cpuid.h> /* for __get_cpuid() and __get_cpuid_max() */
64 #endif
65
66 #ifdef DEBUG
67 #include <stdio.h>
68
69 #define dfprintf fprintf
70 #else
71 /* This is bad practice, it should be a static void empty function */
72 #define dfprintf(file, format, ...)
73 #endif
74
75
76 #if defined FLAC__CPU_IA32
77 /* these are flags in EDX of CPUID AX=00000001 */
78 static const unsigned FLAC__CPUINFO_IA32_CPUID_CMOV = 0x00008000;
79 static const unsigned FLAC__CPUINFO_IA32_CPUID_MMX = 0x00800000;
80 static const unsigned FLAC__CPUINFO_IA32_CPUID_FXSR = 0x01000000;
81 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE = 0x02000000;
82 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE2 = 0x04000000;
83 #endif
84
85 #if FLAC__HAS_X86INTRIN || FLAC__AVX_SUPPORTED
86 /* these are flags in ECX of CPUID AX=00000001 */
87 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE3 = 0x00000001;
88 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSSE3 = 0x00000200;
89 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE41 = 0x00080000;
90 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE42 = 0x00100000;
91
92 /* these are flags in ECX of CPUID AX=00000001 */
93 static const unsigned FLAC__CPUINFO_IA32_CPUID_OSXSAVE = 0x08000000;
94 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX = 0x10000000;
95 static const unsigned FLAC__CPUINFO_IA32_CPUID_FMA = 0x00001000;
96 /* these are flags in EBX of CPUID AX=00000007 */
97 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX2 = 0x00000020;
98 #endif
99
100 /*
101  * Extra stuff needed for detection of OS support for SSE on IA-32
102  */
103 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
104 /*
105  * If the OS doesn't support SSE, we will get here with a SIGILL.  We
106  * modify the return address to jump over the offending SSE instruction
107  * and also the operation following it that indicates the instruction
108  * executed successfully.  In this way we use no global variables and
109  * stay thread-safe.
110  *
111  * 3 + 3 + 6:
112  *   3 bytes for "xorps xmm0,xmm0"
113  *   3 bytes for estimate of how long the follwing "inc var" instruction is
114  *   6 bytes extra in case our estimate is wrong
115  * 12 bytes puts us in the NOP "landing zone"
116  */
117 static void sigill_handler_sse_os(int signal, siginfo_t *si, void *uc)
118 {
119         (void)signal, (void)si;
120         ((ucontext_t*)uc)->uc_mcontext.gregs[14/*REG_EIP*/] += 3 + 3 + 6;
121 }
122 #endif
123
124 #if defined FLAC__CPU_IA32
125 static void
126 ia32_disable_sse(FLAC__CPUInfo *info)
127 {
128         info->ia32.sse   = false;
129         info->ia32.sse2  = false;
130         info->ia32.sse3  = false;
131         info->ia32.ssse3 = false;
132         info->ia32.sse41 = false;
133         info->ia32.sse42 = false;
134 }
135 #endif
136
137 #if defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64
138 static uint32_t
139 cpu_xgetbv_x86(void)
140 {
141 #if (defined _MSC_VER || defined __INTEL_COMPILER) && FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED
142         return (uint32_t)_xgetbv(0);
143 #elif defined __GNUC__
144         uint32_t lo, hi;
145         asm volatile (".byte 0x0f, 0x01, 0xd0" : "=a"(lo), "=d"(hi) : "c" (0));
146         return lo;
147 #else
148         return 0;
149 #endif
150 }
151 #endif
152
153 static void
154 ia32_cpu_info (FLAC__CPUInfo *info)
155 {
156 #if !defined FLAC__CPU_IA32
157         (void) info;
158 #elif defined(__ANDROID__) || defined(ANDROID)
159         /* no need to check OS SSE support */
160         info->use_asm = true;
161 #else
162         FLAC__bool ia32_fxsr = false;
163         FLAC__bool ia32_osxsave = false;
164         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
165
166 #if !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN)
167         info->use_asm = true; /* we assume a minimum of 80386 with FLAC__CPU_IA32 */
168 #if !FLAC__HAS_X86INTRIN
169         if(!FLAC__cpu_have_cpuid_asm_ia32())
170                 return;
171 #endif
172         /* http://www.sandpile.org/x86/cpuid.htm */
173     if (FLAC__HAS_X86INTRIN) {
174                 FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
175                 info->ia32.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
176                 FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
177         }
178         else {
179                 FLAC__cpu_info_asm_ia32(&flags_edx, &flags_ecx);
180         }
181
182         info->ia32.cmov  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_CMOV ) ? true : false;
183         info->ia32.mmx   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_MMX  ) ? true : false;
184               ia32_fxsr  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_FXSR ) ? true : false;
185         info->ia32.sse   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE  ) ? true : false;
186         info->ia32.sse2  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE2 ) ? true : false;
187         info->ia32.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
188         info->ia32.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
189         info->ia32.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
190         info->ia32.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
191
192     if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
193             ia32_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
194                 info->ia32.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
195                 info->ia32.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
196                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
197                 info->ia32.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
198         }
199
200         dfprintf(stderr, "CPU info (IA-32):\n");
201         dfprintf(stderr, "  CMOV ....... %c\n", info->ia32.cmov    ? 'Y' : 'n');
202         dfprintf(stderr, "  MMX ........ %c\n", info->ia32.mmx     ? 'Y' : 'n');
203         dfprintf(stderr, "  SSE ........ %c\n", info->ia32.sse     ? 'Y' : 'n');
204         dfprintf(stderr, "  SSE2 ....... %c\n", info->ia32.sse2    ? 'Y' : 'n');
205         dfprintf(stderr, "  SSE3 ....... %c\n", info->ia32.sse3    ? 'Y' : 'n');
206         dfprintf(stderr, "  SSSE3 ...... %c\n", info->ia32.ssse3   ? 'Y' : 'n');
207         dfprintf(stderr, "  SSE41 ...... %c\n", info->ia32.sse41   ? 'Y' : 'n');
208         dfprintf(stderr, "  SSE42 ...... %c\n", info->ia32.sse42   ? 'Y' : 'n');
209
210         if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
211                 dfprintf(stderr, "  AVX ........ %c\n", info->ia32.avx     ? 'Y' : 'n');
212                 dfprintf(stderr, "  FMA ........ %c\n", info->ia32.fma     ? 'Y' : 'n');
213                 dfprintf(stderr, "  AVX2 ....... %c\n", info->ia32.avx2    ? 'Y' : 'n');
214         }
215
216         /*
217          * now have to check for OS support of SSE instructions
218          */
219         if(info->ia32.sse) {
220 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
221                 int sse = 0;
222                 size_t len = sizeof(sse);
223                 /* at least one of these must work: */
224                 sse = sse || (sysctlbyname("hw.instruction_sse", &sse, &len, NULL, 0) == 0 && sse);
225                 sse = sse || (sysctlbyname("hw.optional.sse"   , &sse, &len, NULL, 0) == 0 && sse); /* __APPLE__ ? */
226                 if(!sse)
227                         ia32_disable_sse(info);
228 #elif defined(__NetBSD__) || defined (__OpenBSD__)
229                 int val = 0, mib[2] = { CTL_MACHDEP, CPU_SSE };
230                 size_t len = sizeof(val);
231                 if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val)
232                         ia32_disable_sse(info);
233                 else { /* double-check SSE2 */
234                         mib[1] = CPU_SSE2;
235                         len = sizeof(val);
236                         if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val) {
237                                 ia32_disable_sse(info);
238                                 info->ia32.sse = true;
239                         }
240                 }
241 #elif defined(__linux__) && !FLAC__SSE_OS
242                 int sse = 0;
243                 struct sigaction sigill_save;
244                 struct sigaction sigill_sse;
245                 sigill_sse.sa_sigaction = sigill_handler_sse_os;
246                 sigemptyset(&sigill_sse.sa_mask);
247                 sigill_sse.sa_flags = SA_SIGINFO | SA_RESETHAND; /* SA_RESETHAND just in case our SIGILL return jump breaks, so we don't get stuck in a loop */
248                 if(0 == sigaction(SIGILL, &sigill_sse, &sigill_save))
249                 {
250                         /* http://www.ibiblio.org/gferg/ldp/GCC-Inline-Assembly-HOWTO.html */
251                         /* see sigill_handler_sse_os() for an explanation of the following: */
252                         asm volatile (
253                                 "xorps %%xmm0,%%xmm0\n\t" /* will cause SIGILL if unsupported by OS */
254                                 "incl %0\n\t"             /* SIGILL handler will jump over this */
255                                 /* landing zone */
256                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 9 bytes */
257                                 "nop\n\t"
258                                 "nop\n\t"
259                                 "nop\n\t"
260                                 "nop\n\t"
261                                 "nop\n\t"
262                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 3 bytes (expected) */
263                                 "nop\n\t"
264                                 "nop"     /* SIGILL jump lands here if "inc" is 1 byte */
265                                 : "=r"(sse)
266                                 : "0"(sse)
267                         );
268
269                         sigaction(SIGILL, &sigill_save, NULL);
270                 }
271
272                 if(!sse)
273                         ia32_disable_sse(info);
274 #elif defined(_MSC_VER)
275                 __try {
276                         __asm {
277                                 xorps xmm0,xmm0
278                         }
279                 }
280                 __except(EXCEPTION_EXECUTE_HANDLER) {
281                         if (_exception_code() == STATUS_ILLEGAL_INSTRUCTION)
282                                 ia32_disable_sse(info);
283                 }
284 #elif defined(__GNUC__) /* MinGW goes here */
285                 int sse = 0;
286                 /* Based on the idea described in Agner Fog's manual "Optimizing subroutines in assembly language" */
287                 /* In theory, not guaranteed to detect lack of OS SSE support on some future Intel CPUs, but in practice works (see the aforementioned manual) */
288                 if (ia32_fxsr) {
289                         struct {
290                                 FLAC__uint32 buff[128];
291                         } __attribute__((aligned(16))) fxsr;
292                         FLAC__uint32 old_val, new_val;
293
294                         memset(fxsr.buff, 0, sizeof (fxsr.buff));
295
296                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));
297                         old_val = fxsr.buff[50];
298                         fxsr.buff[50] ^= 0x0013c0de;                             /* change value in the buffer */
299                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* try to change SSE register */
300                         fxsr.buff[50] = old_val;                                 /* restore old value in the buffer */
301                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));  /* old value will be overwritten if SSE register was changed */
302                         new_val = fxsr.buff[50];                                 /* == old_val if FXRSTOR didn't change SSE register and (old_val ^ 0x0013c0de) otherwise */
303                         fxsr.buff[50] = old_val;                                 /* again restore old value in the buffer */
304                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* restore old values of registers */
305
306                         if ((old_val^new_val) == 0x0013c0de)
307                                 sse = 1;
308                 }
309                 if(!sse)
310                         ia32_disable_sse(info);
311 #else
312                 /* no way to test, disable to be safe */
313                 ia32_disable_sse(info);
314 #endif
315                 dfprintf(stderr, "  SSE OS sup . %c\n", info->ia32.sse ? 'Y' : 'n');
316         }
317         else /* info->ia32.sse == false */
318                 ia32_disable_sse(info);
319
320         /*
321          * now have to check for OS support of AVX instructions
322          */
323         if (!FLAC__HAS_X86INTRIN || !info->ia32.avx || !ia32_osxsave || (cpu_xgetbv_x86() & 0x6) != 0x6) {
324                 /* no OS AVX support */
325                 info->ia32.avx     = false;
326                 info->ia32.avx2    = false;
327                 info->ia32.fma     = false;
328         }
329
330         if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
331                 dfprintf(stderr, "  AVX OS sup . %c\n", info->ia32.avx ? 'Y' : 'n');
332         }
333 #else
334         info->use_asm = false;
335 #endif
336 #endif
337 }
338
339 static void
340 x86_64_cpu_info (FLAC__CPUInfo *info)
341 {
342 #if !defined FLAC__CPU_X86_64
343         (void) info;
344 #elif defined(__ANDROID__) || defined(ANDROID)
345         /* no need to check OS SSE support */
346         info->use_asm = true;
347 #elif !defined FLAC__NO_ASM && FLAC__HAS_X86INTRIN
348         FLAC__bool x86_osxsave = false;
349         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
350
351         info->use_asm = true;
352
353         /* http://www.sandpile.org/x86/cpuid.htm */
354         FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
355         info->x86.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
356         FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
357         info->x86.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
358         info->x86.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
359         info->x86.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
360         info->x86.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
361
362         if (FLAC__AVX_SUPPORTED) {
363             x86_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
364                 info->x86.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
365                 info->x86.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
366                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
367                 info->x86.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
368         }
369
370         dfprintf(stderr, "CPU info (x86-64):\n");
371         dfprintf(stderr, "  SSE3 ....... %c\n", info->x86.sse3  ? 'Y' : 'n');
372         dfprintf(stderr, "  SSSE3 ...... %c\n", info->x86.ssse3 ? 'Y' : 'n');
373         dfprintf(stderr, "  SSE41 ...... %c\n", info->x86.sse41 ? 'Y' : 'n');
374         dfprintf(stderr, "  SSE42 ...... %c\n", info->x86.sse42 ? 'Y' : 'n');
375
376         if (FLAC__AVX_SUPPORTED) {
377                 dfprintf(stderr, "  AVX ........ %c\n", info->x86.avx   ? 'Y' : 'n');
378                 dfprintf(stderr, "  FMA ........ %c\n", info->x86.fma   ? 'Y' : 'n');
379                 dfprintf(stderr, "  AVX2 ....... %c\n", info->x86.avx2  ? 'Y' : 'n');
380         }
381
382         /*
383          * now have to check for OS support of AVX instructions
384          */
385         if (!info->x86.avx || !x86_osxsave || (cpu_xgetbv_x86() & 0x6) != 0x6) {
386                 /* no OS AVX support */
387                 info->x86.avx     = false;
388                 info->x86.avx2    = false;
389                 info->x86.fma     = false;
390         }
391
392         if (FLAC__AVX_SUPPORTED) {
393                 dfprintf(stderr, "  AVX OS sup . %c\n", info->x86.avx ? 'Y' : 'n');
394         }
395 #endif
396 }
397
398 void FLAC__cpu_info (FLAC__CPUInfo *info)
399 {
400         memset(info, 0, sizeof(*info));
401
402 #ifdef FLAC__CPU_IA32
403         info->type = FLAC__CPUINFO_TYPE_IA32;
404 #elif defined FLAC__CPU_X86_64
405         info->type = FLAC__CPUINFO_TYPE_X86_64;
406 #else
407         info->type = FLAC__CPUINFO_TYPE_UNKNOWN;
408         info->use_asm = false;
409 #endif
410
411         switch (info->type) {
412         case FLAC__CPUINFO_TYPE_IA32:
413                 ia32_cpu_info (info);
414                 break;
415         case FLAC__CPUINFO_TYPE_X86_64:
416                 x86_64_cpu_info (info);
417                 break;
418         default:
419                 info->use_asm = false;
420                 break;
421         }
422 }
423
424 #if (defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN
425
426 void FLAC__cpu_info_x86(FLAC__uint32 level, FLAC__uint32 *eax, FLAC__uint32 *ebx, FLAC__uint32 *ecx, FLAC__uint32 *edx)
427 {
428 #if defined _MSC_VER || defined __INTEL_COMPILER
429         int cpuinfo[4];
430         int ext = level & 0x80000000;
431         __cpuid(cpuinfo, ext);
432         if((unsigned)cpuinfo[0] >= level) {
433 #if FLAC__AVX_SUPPORTED
434                 __cpuidex(cpuinfo, ext, 0); /* for AVX2 detection */
435 #else
436                 __cpuid(cpuinfo, ext); /* some old compilers don't support __cpuidex */
437 #endif
438
439                 *eax = cpuinfo[0]; *ebx = cpuinfo[1]; *ecx = cpuinfo[2]; *edx = cpuinfo[3];
440
441                 return;
442         }
443 #elif defined __GNUC__ && defined HAVE_CPUID_H
444         FLAC__uint32 ext = level & 0x80000000;
445         __cpuid(ext, *eax, *ebx, *ecx, *edx);
446         if (*eax >= level) {
447                 __cpuid_count(level, 0, *eax, *ebx, *ecx, *edx);
448
449                 return;
450         }
451 #endif
452         *eax = *ebx = *ecx = *edx = 0;
453 }
454
455 #endif /* (FLAC__CPU_IA32 || FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN */