libFLAC/cpu.c: Get rid of OS_IS_ANDROID function
[flac.git] / src / libFLAC / cpu.c
1 /* libFLAC - Free Lossless Audio Codec library
2  * Copyright (C) 2001-2009  Josh Coalson
3  * Copyright (C) 2011-2014  Xiph.Org Foundation
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions
7  * are met:
8  *
9  * - Redistributions of source code must retain the above copyright
10  * notice, this list of conditions and the following disclaimer.
11  *
12  * - Redistributions in binary form must reproduce the above copyright
13  * notice, this list of conditions and the following disclaimer in the
14  * documentation and/or other materials provided with the distribution.
15  *
16  * - Neither the name of the Xiph.org Foundation nor the names of its
17  * contributors may be used to endorse or promote products derived from
18  * this software without specific prior written permission.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
21  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
22  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
23  * A PARTICULAR PURPOSE ARE DISCLAIMED.  IN NO EVENT SHALL THE FOUNDATION OR
24  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
25  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
26  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR
27  * PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF
28  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING
29  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
30  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
31  */
32
33 #ifdef HAVE_CONFIG_H
34 #  include <config.h>
35 #endif
36
37 #include "private/cpu.h"
38 #include "share/compat.h"
39 #include <stdlib.h>
40 #include <memory.h>
41
42 #if defined (__NetBSD__) || defined(__OpenBSD__)
43 #  include <sys/param.h>
44 #  include <sys/sysctl.h>
45 #  include <machine/cpu.h>
46 #endif
47
48 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
49 #  include <sys/types.h>
50 #  include <sys/sysctl.h>
51 #endif
52
53 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
54 #  include <sys/ucontext.h>
55 #endif
56
57 #if defined(_MSC_VER)
58 #  include <windows.h>
59 #  include <intrin.h> /* for __cpuid() and _xgetbv() */
60 #endif
61
62 #if defined __GNUC__ && defined HAVE_CPUID_H
63 #  include <cpuid.h> /* for __get_cpuid() and __get_cpuid_max() */
64 #endif
65
66 #ifdef DEBUG
67 #include <stdio.h>
68
69 #define dfprintf fprintf
70 #else
71 /* This is bad practice, it should be a static void empty function */
72 #define dfprintf(file, format, args...)
73 #endif
74
75
76 /* these are flags in EDX of CPUID AX=00000001 */
77 static const unsigned FLAC__CPUINFO_IA32_CPUID_CMOV = 0x00008000;
78 static const unsigned FLAC__CPUINFO_IA32_CPUID_MMX = 0x00800000;
79 static const unsigned FLAC__CPUINFO_IA32_CPUID_FXSR = 0x01000000;
80 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE = 0x02000000;
81 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE2 = 0x04000000;
82
83 /* these are flags in ECX of CPUID AX=00000001 */
84 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE3 = 0x00000001;
85 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSSE3 = 0x00000200;
86 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE41 = 0x00080000;
87 static const unsigned FLAC__CPUINFO_IA32_CPUID_SSE42 = 0x00100000;
88
89 /* these are flags in ECX of CPUID AX=00000001 */
90 static const unsigned FLAC__CPUINFO_IA32_CPUID_OSXSAVE = 0x08000000;
91 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX = 0x10000000;
92 static const unsigned FLAC__CPUINFO_IA32_CPUID_FMA = 0x00001000;
93 /* these are flags in EBX of CPUID AX=00000007 */
94 static const unsigned FLAC__CPUINFO_IA32_CPUID_AVX2 = 0x00000020;
95
96 /*
97  * Extra stuff needed for detection of OS support for SSE on IA-32
98  */
99 #if  defined(__linux__) && defined(FLAC__CPU_IA32) && !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN) && !FLAC__SSE_OS
100 /*
101  * If the OS doesn't support SSE, we will get here with a SIGILL.  We
102  * modify the return address to jump over the offending SSE instruction
103  * and also the operation following it that indicates the instruction
104  * executed successfully.  In this way we use no global variables and
105  * stay thread-safe.
106  *
107  * 3 + 3 + 6:
108  *   3 bytes for "xorps xmm0,xmm0"
109  *   3 bytes for estimate of how long the follwing "inc var" instruction is
110  *   6 bytes extra in case our estimate is wrong
111  * 12 bytes puts us in the NOP "landing zone"
112  */
113 static void sigill_handler_sse_os(int signal, siginfo_t *si, void *uc)
114 {
115         (void)signal, (void)si;
116         ((ucontext_t*)uc)->uc_mcontext.gregs[14/*REG_EIP*/] += 3 + 3 + 6;
117 }
118 #endif
119
120 #if defined FLAC__CPU_IA32
121 static void
122 ia32_disable_sse(FLAC__CPUInfo *info)
123 {
124         info->ia32.sse   = false;
125         info->ia32.sse2  = false;
126         info->ia32.sse3  = false;
127         info->ia32.ssse3 = false;
128         info->ia32.sse41 = false;
129         info->ia32.sse42 = false;
130 }
131
132 static void
133 ia32_disable_avx(FLAC__CPUInfo *info)
134 {
135         info->ia32.avx     = false;
136         info->ia32.avx2    = false;
137         info->ia32.fma     = false;
138 }
139 #endif
140
141 #if defined FLAC__CPU_X86_64
142 static void
143 x86_64_disable_avx(FLAC__CPUInfo *info)
144 {
145         info->x86.avx     = false;
146         info->x86.avx2    = false;
147         info->x86.fma     = false;
148 }
149 #endif
150
151 #if defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64
152 static uint32_t
153 cpu_xgetbv_x86(void)
154 {
155 #if (defined _MSC_VER || defined __INTEL_COMPILER) && FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED
156         return (uint32_t)_xgetbv(0);
157 #elif defined __GNUC__
158         uint32_t lo, hi;
159         asm volatile (".byte 0x0f, 0x01, 0xd0" : "=a"(lo), "=d"(hi) : "c" (0));
160         return lo;
161 #else
162         return 0;
163 #endif
164 }
165 #endif
166
167 static void
168 ia32_cpu_info (FLAC__CPUInfo *info)
169 {
170 #if !defined FLAC__CPU_IA32
171         (void) info;
172         return;
173 #elif defined(__ANDROID__) || defined(ANDROID)
174         /* no need to check OS SSE support */
175         info->use_asm = true;
176         return;
177 #else
178         FLAC__bool ia32_fxsr = false;
179         FLAC__bool ia32_osxsave = false;
180         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
181
182 #if !defined FLAC__NO_ASM && (defined FLAC__HAS_NASM || FLAC__HAS_X86INTRIN)
183         info->use_asm = true; /* we assume a minimum of 80386 with FLAC__CPU_IA32 */
184 #if !FLAC__HAS_X86INTRIN
185         if(!FLAC__cpu_have_cpuid_asm_ia32())
186                 return;
187 #endif
188         /* http://www.sandpile.org/x86/cpuid.htm */
189     if (FLAC__HAS_X86INTRIN) {
190                 FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
191                 info->ia32.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
192                 FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
193         }
194         else {
195                 FLAC__cpu_info_asm_ia32(&flags_edx, &flags_ecx);
196         }
197
198         info->ia32.cmov  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_CMOV ) ? true : false;
199         info->ia32.mmx   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_MMX  ) ? true : false;
200               ia32_fxsr  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_FXSR ) ? true : false;
201         info->ia32.sse   = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE  ) ? true : false;
202         info->ia32.sse2  = (flags_edx & FLAC__CPUINFO_IA32_CPUID_SSE2 ) ? true : false;
203         info->ia32.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
204         info->ia32.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
205         info->ia32.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
206         info->ia32.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
207
208     if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
209             ia32_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
210                 info->ia32.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
211                 info->ia32.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
212                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
213                 info->ia32.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
214         }
215
216         dfprintf(stderr, "CPU info (IA-32):\n");
217         dfprintf(stderr, "  CMOV ....... %c\n", info->ia32.cmov    ? 'Y' : 'n');
218         dfprintf(stderr, "  MMX ........ %c\n", info->ia32.mmx     ? 'Y' : 'n');
219         dfprintf(stderr, "  SSE ........ %c\n", info->ia32.sse     ? 'Y' : 'n');
220         dfprintf(stderr, "  SSE2 ....... %c\n", info->ia32.sse2    ? 'Y' : 'n');
221         dfprintf(stderr, "  SSE3 ....... %c\n", info->ia32.sse3    ? 'Y' : 'n');
222         dfprintf(stderr, "  SSSE3 ...... %c\n", info->ia32.ssse3   ? 'Y' : 'n');
223         dfprintf(stderr, "  SSE41 ...... %c\n", info->ia32.sse41   ? 'Y' : 'n');
224         dfprintf(stderr, "  SSE42 ...... %c\n", info->ia32.sse42   ? 'Y' : 'n');
225
226         if (FLAC__HAS_X86INTRIN && FLAC__AVX_SUPPORTED) {
227                 dfprintf(stderr, "  AVX ........ %c\n", info->ia32.avx     ? 'Y' : 'n');
228                 dfprintf(stderr, "  FMA ........ %c\n", info->ia32.fma     ? 'Y' : 'n');
229                 dfprintf(stderr, "  AVX2 ....... %c\n", info->ia32.avx2    ? 'Y' : 'n');
230         }
231
232         /*
233          * now have to check for OS support of SSE instructions
234          */
235         if(info->ia32.sse) {
236 #if defined(__FreeBSD__) || defined(__FreeBSD_kernel__) || defined(__DragonFly__) || defined(__APPLE__)
237                 int sse = 0;
238                 size_t len = sizeof(sse);
239                 /* at least one of these must work: */
240                 sse = sse || (sysctlbyname("hw.instruction_sse", &sse, &len, NULL, 0) == 0 && sse);
241                 sse = sse || (sysctlbyname("hw.optional.sse"   , &sse, &len, NULL, 0) == 0 && sse); /* __APPLE__ ? */
242                 if(!sse)
243                         ia32_disable_sse(info);
244 #elif defined(__NetBSD__) || defined (__OpenBSD__)
245                 int val = 0, mib[2] = { CTL_MACHDEP, CPU_SSE };
246                 size_t len = sizeof(val);
247                 if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val)
248                         ia32_disable_sse(info);
249                 else { /* double-check SSE2 */
250                         mib[1] = CPU_SSE2;
251                         len = sizeof(val);
252                         if(sysctl(mib, 2, &val, &len, NULL, 0) < 0 || !val) {
253                                 ia32_disable_sse(info);
254                                 info->ia32.sse = true;
255                         }
256                 }
257 #elif defined(__linux__) && !FLAC__SSE_OS
258                 int sse = 0;
259                 struct sigaction sigill_save;
260                 struct sigaction sigill_sse;
261                 sigill_sse.sa_sigaction = sigill_handler_sse_os;
262                 sigemptyset(&sigill_sse.sa_mask);
263                 sigill_sse.sa_flags = SA_SIGINFO | SA_RESETHAND; /* SA_RESETHAND just in case our SIGILL return jump breaks, so we don't get stuck in a loop */
264                 if(0 == sigaction(SIGILL, &sigill_sse, &sigill_save))
265                 {
266                         /* http://www.ibiblio.org/gferg/ldp/GCC-Inline-Assembly-HOWTO.html */
267                         /* see sigill_handler_sse_os() for an explanation of the following: */
268                         asm volatile (
269                                 "xorps %%xmm0,%%xmm0\n\t" /* will cause SIGILL if unsupported by OS */
270                                 "incl %0\n\t"             /* SIGILL handler will jump over this */
271                                 /* landing zone */
272                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 9 bytes */
273                                 "nop\n\t"
274                                 "nop\n\t"
275                                 "nop\n\t"
276                                 "nop\n\t"
277                                 "nop\n\t"
278                                 "nop\n\t" /* SIGILL jump lands here if "inc" is 3 bytes (expected) */
279                                 "nop\n\t"
280                                 "nop"     /* SIGILL jump lands here if "inc" is 1 byte */
281                                 : "=r"(sse)
282                                 : "0"(sse)
283                         );
284
285                         sigaction(SIGILL, &sigill_save, NULL);
286                 }
287
288                 if(!sse)
289                         ia32_disable_sse(info);
290 #elif defined(_MSC_VER)
291                 __try {
292                         __asm {
293                                 xorps xmm0,xmm0
294                         }
295                 }
296                 __except(EXCEPTION_EXECUTE_HANDLER) {
297                         if (_exception_code() == STATUS_ILLEGAL_INSTRUCTION)
298                                 ia32_disable_sse(info);
299                 }
300 #elif defined(__GNUC__) /* MinGW goes here */
301                 int sse = 0;
302                 /* Based on the idea described in Agner Fog's manual "Optimizing subroutines in assembly language" */
303                 /* In theory, not guaranteed to detect lack of OS SSE support on some future Intel CPUs, but in practice works (see the aforementioned manual) */
304                 if (ia32_fxsr) {
305                         struct {
306                                 FLAC__uint32 buff[128];
307                         } __attribute__((aligned(16))) fxsr;
308                         FLAC__uint32 old_val, new_val;
309
310                         memset(fxsr.buff, 0, sizeof (fxsr.buff));
311
312                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));
313                         old_val = fxsr.buff[50];
314                         fxsr.buff[50] ^= 0x0013c0de;                             /* change value in the buffer */
315                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* try to change SSE register */
316                         fxsr.buff[50] = old_val;                                 /* restore old value in the buffer */
317                         asm volatile ("fxsave %0"  : "=m" (fxsr) : "m" (fxsr));  /* old value will be overwritten if SSE register was changed */
318                         new_val = fxsr.buff[50];                                 /* == old_val if FXRSTOR didn't change SSE register and (old_val ^ 0x0013c0de) otherwise */
319                         fxsr.buff[50] = old_val;                                 /* again restore old value in the buffer */
320                         asm volatile ("fxrstor %0" : "=m" (fxsr) : "m" (fxsr));  /* restore old values of registers */
321
322                         if ((old_val^new_val) == 0x0013c0de)
323                                 sse = 1;
324                 }
325                 if(!sse)
326                         ia32_disable_sse(info);
327 #else
328                 /* no way to test, disable to be safe */
329                 ia32_disable_sse(info);
330 #endif
331                 dfprintf(stderr, "  SSE OS sup . %c\n", info->ia32.sse ? 'Y' : 'n');
332         }
333         else /* info->ia32.sse == false */
334                 ia32_disable_sse(info);
335
336         /*
337          * now have to check for OS support of AVX instructions
338          */
339         if (FLAC__HAS_X86INTRIN && info->ia32.avx && ia32_osxsave) {
340                 FLAC__uint32 ecr = cpu_xgetbv_x86();
341                 if ((ecr & 0x6) != 0x6)
342                         ia32_disable_avx(info);
343
344                 dfprintf(stderr, "  AVX OS sup . %c\n", info->ia32.avx ? 'Y' : 'n');
345         }
346         else /* no OS AVX support */
347                 ia32_disable_avx(info);
348
349 #else
350         info->use_asm = false;
351 #endif
352 #endif
353 }
354
355 static void
356 x86_64_cpu_info (FLAC__CPUInfo *info)
357 {
358 #if !defined FLAC__CPU_X86_64
359         (void) info;
360         return;
361 #elif defined(__ANDROID__) || defined(ANDROID)
362         /* no need to check OS SSE support */
363         info->use_asm = true;
364         return;
365 #else
366         FLAC__bool x86_osxsave = false;
367         FLAC__uint32 flags_eax, flags_ebx, flags_ecx, flags_edx;
368
369 #if !defined FLAC__NO_ASM && FLAC__HAS_X86INTRIN
370         info->use_asm = true;
371
372         /* http://www.sandpile.org/x86/cpuid.htm */
373         FLAC__cpu_info_x86(0, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
374         info->x86.intel = (flags_ebx == 0x756E6547 && flags_edx == 0x49656E69 && flags_ecx == 0x6C65746E) ? true : false; /* GenuineIntel */
375         FLAC__cpu_info_x86(1, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
376         info->x86.sse3  = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE3 ) ? true : false;
377         info->x86.ssse3 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSSE3) ? true : false;
378         info->x86.sse41 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE41) ? true : false;
379         info->x86.sse42 = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_SSE42) ? true : false;
380
381         if (FLAC__AVX_SUPPORTED) {
382             x86_osxsave = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_OSXSAVE) ? true : false;
383                 info->x86.avx   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_AVX    ) ? true : false;
384                 info->x86.fma   = (flags_ecx & FLAC__CPUINFO_IA32_CPUID_FMA    ) ? true : false;
385                 FLAC__cpu_info_x86(7, &flags_eax, &flags_ebx, &flags_ecx, &flags_edx);
386                 info->x86.avx2  = (flags_ebx & FLAC__CPUINFO_IA32_CPUID_AVX2   ) ? true : false;
387         }
388
389         dfprintf(stderr, "CPU info (x86-64):\n");
390         dfprintf(stderr, "  SSE3 ....... %c\n", info->x86.sse3  ? 'Y' : 'n');
391         dfprintf(stderr, "  SSSE3 ...... %c\n", info->x86.ssse3 ? 'Y' : 'n');
392         dfprintf(stderr, "  SSE41 ...... %c\n", info->x86.sse41 ? 'Y' : 'n');
393         dfprintf(stderr, "  SSE42 ...... %c\n", info->x86.sse42 ? 'Y' : 'n');
394
395         if (FLAC__AVX_SUPPORTED) {
396                 dfprintf(stderr, "  AVX ........ %c\n", info->x86.avx   ? 'Y' : 'n');
397                 dfprintf(stderr, "  FMA ........ %c\n", info->x86.fma   ? 'Y' : 'n');
398                 dfprintf(stderr, "  AVX2 ....... %c\n", info->x86.avx2  ? 'Y' : 'n');
399         }
400
401         /*
402          * now have to check for OS support of AVX instructions
403          */
404         if (info->x86.avx && x86_osxsave) {
405                 FLAC__uint32 ecr = cpu_xgetbv_x86();
406                 if ((ecr & 0x6) != 0x6)
407                         x86_64_disable_avx(info);
408
409                 dfprintf(stderr, "  AVX OS sup . %c\n", info->x86.avx ? 'Y' : 'n');
410         }
411         else /* no OS AVX support */
412                 x86_64_disable_avx(info);
413 #endif
414 #endif
415 }
416
417 void FLAC__cpu_info (FLAC__CPUInfo *info)
418 {
419         memset(info, 0, sizeof(*info));
420
421 #ifdef FLAC__CPU_IA32
422         info->type = FLAC__CPUINFO_TYPE_IA32;
423 #elif defined FLAC__CPU_X86_64
424         info->type = FLAC__CPUINFO_TYPE_X86_64;
425 #else
426         info->type = FLAC__CPUINFO_TYPE_UNKNOWN;
427         info->use_asm = false;
428 #endif
429
430         switch (info->type) {
431         case FLAC__CPUINFO_TYPE_IA32:
432                 ia32_cpu_info (info);
433                 break;
434         case FLAC__CPUINFO_TYPE_X86_64:
435                 x86_64_cpu_info (info);
436                 break;
437         default:
438                 info->use_asm = false;
439                 break;
440         }
441 }
442
443 #if (defined FLAC__CPU_IA32 || defined FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN
444
445 #if defined _MSC_VER || defined __INTEL_COMPILER
446 static inline void
447 cpu_id_ex (int *cpuinfo, int result)
448 {
449 // Stupid MSVC doesn't know how to optimise out:
450 //     if (FLAC_AVC_SUPPORTER)
451 //              __cpuidex(cpuinfo, level, 0); /* for AVX2 detection */
452 #if FLAC__AVX_SUPPORTED
453         __cpuidex(cpuinfo, result, 0); /* for AVX2 detection */
454 #else
455         __cpuid(cpuinfo, result); /* some old compilers don't support __cpuidex */
456 #endif
457 }
458 #endif
459
460 void FLAC__cpu_info_x86(FLAC__uint32 level, FLAC__uint32 *eax, FLAC__uint32 *ebx, FLAC__uint32 *ecx, FLAC__uint32 *edx)
461 {
462 #if defined _MSC_VER || defined __INTEL_COMPILER
463         int cpuinfo[4];
464         int ext = level & 0x80000000;
465         __cpuid(cpuinfo, ext);
466         if((unsigned)cpuinfo[0] < level) {
467                 *eax = *ebx = *ecx = *edx = 0;
468                 return;
469         }
470
471     cpu_id_ex (cpuinfo, ext);
472
473         *eax = cpuinfo[0]; *ebx = cpuinfo[1]; *ecx = cpuinfo[2]; *edx = cpuinfo[3];
474 #elif defined __GNUC__ && defined HAVE_CPUID_H
475         FLAC__uint32 ext = level & 0x80000000;
476         __cpuid(ext, *eax, *ebx, *ecx, *edx);
477         if (*eax < level) {
478                 *eax = *ebx = *ecx = *edx = 0;
479                 return;
480         }
481         __cpuid_count(level, 0, *eax, *ebx, *ecx, *edx);
482 #else
483         *eax = *ebx = *ecx = *edx = 0;
484 #endif
485 }
486
487 #endif /* (FLAC__CPU_IA32 || FLAC__CPU_X86_64) && FLAC__HAS_X86INTRIN */